華為揭示半導體「韜定律」 預期2031年達1.4納米級製程水平 挑戰現有晶片製造格局

華為公司董事、半導體業務部總裁何庭波近日在國際電路與系統研討會上，正式發表了「韜（τ）定律」。此舉標誌著中國在全球半導體領域首次提出指導產業發展的新原則，備受業界關注。據悉，基於該定律，華為在過去六年已成功設計並量產381款晶片，顯示其在相關領域的深厚積累。 何庭波透露，憑藉「韜定律」的技術指導，華為預計將於今年秋季發布全新一代麒麟手機晶片。這款晶片將完整採用邏輯摺疊技術（LogicFolding），有望大幅提升相關性能表現，為市場注入新動力。 他進一步闡釋，「韜定律」旨在構建一個貫穿器件、電路、晶片到系統層面的多層級協同優化體系。依據此定律的發展路徑，華為預期到2031年，高端晶片的電晶體密度將能夠達到1.4納米製程的同等水平，展現其對未來晶片技術突破的雄心。 針對半導體行業的未來方向，何庭波強調開放合作是必然趨勢，並呼籲全球科學家、工程師及產業夥伴在「韜定律」的引領下緊密合作，共同推動半導體與電子產業的持續創新與進步。 市場分析指出，目前華為及其製造合作伙伴中芯國際（0981）的製程能力，與全球領先的晶圓代工廠台積電相比，仍存在約五年的技術差距。然而，華為此次高調宣佈將於2031年採用其專有的「LogicFolding」技術生產1.4納米晶片，這一時間點僅較台積電此前預期在2028年啟動同類產品量產，落後數年。 業內普遍認為，若華為能夠大規模生產1.4納米半導體，將可能打破現有行業共識，即荷蘭艾司摩爾（ASML）的先進極紫外（EUV）光刻機是量產5納米或更先進製程晶片的必要條件。值得留意的是，此類尖端半導體技術，正是驅動最先進人工智能（AI）技術發展的核心基礎，其進展對全球科技產業格局影響深遠。