華為麒麟9050 Pro晶片結構曝光 「邏輯摺疊」技術首度商業化落地

半導體分析機構Kurnal Insights近日發布華為麒麟9050 Pro晶片的裸片(Die Shot)顯微照片，首次從物理層面清晰展示這款處理器的內部結構。市場消息指，此發現不僅揭示了華為在晶片設計上的最新進展，更標誌著其獨特的「邏輯摺疊」(LogicFolding)技術首次實現商業化應用，備受業界關注。 據內地科技媒體分析指出，顯微照片顯示麒麟9050 Pro是由兩顆尺寸完全相同的裸片垂直堆疊而成，每顆面積均為11.13mm×10.84mm，略小於前代麒麟9030S。兩顆裸片分工明確，其中一顆專責核心計算邏輯，另一顆則用於SRAM快取記憶體，兩者透過高密度垂直互連技術緊密結合。此創新設計使晶片從傳統的平面佈局改為立體垂直堆疊，以極短的垂直互連取代長距離的水平走線，有效縮短數據傳輸路徑。 業界分析認為，這種設計策略在不完全依賴更先進微縮製程的情況下，大幅提升了有效晶體管密度，為華為在面對先進製程技術限制時，透過架構創新來提升晶片性能提供了可行路徑。 在製造工藝方面，消息透露，負責計算邏輯的裸片與SRAM裸片分別採用中芯國際(00981)的N+3及N+2工藝。這種將不同工藝節點晶片進行整合的「異構整合」方案，在半導體業內屬首次嘗試，反映出華為及其供應鏈在先進封裝技術上的協同能力。 據Bernstein研究報告估算，麒麟9050 Pro的等效晶體管密度達到每平方毫米2.38億個，較上一代麒麟9030S的約1.55億個提升超過50%。其效能表現據悉已大致相當於台積電或英特爾等國際領先廠商先進工藝中的3納米級別，彰顯華為在晶片設計與整合能力上的顯著進步。 儘管垂直堆疊技術在縮小單顆裸片面積、提升晶片生產良率方面具有優勢，但業界分析亦指出，後續的垂直鍵合與封裝工序也顯著增加了工藝複雜度及潛在成本。然而，本次顯微照片的曝光，首次從物理層面證實了華為繞過傳統極紫外光(EUV)微縮限制，改以架構創新來提升晶片性能的可行路線，對其在自主研發之路上的里程碑意義重大。