華為發布「韜（τ）定律」晶片新技術 劍指1.4納米製程挑戰摩爾定律瓶頸 A股芯片股全線飆升

華為近日公佈一項全新的晶片設計原理——「韜（τ）定律」（Tau Scaling Law），聲稱有望突破半導體產業長期面臨的摩爾定律瓶頸。該公司表示，這項創新技術不再單純依賴縮小電晶體尺寸以提升效能，而是聚焦於壓縮訊號傳播延遲，並立下雄心勃勃的目標，力爭在2031年開始生產1.4納米製程的晶片。消息一出，旋即刺激A股市場的芯片相關板塊全線急升，多隻龍頭股升幅逾一成，引發市場廣泛關注。 受此利好消息帶動，A股市場週一（25日）表現強勁，芯片股板塊成為主要推動力，帶動整體大市升逾1%。其中，華虹半導體（01347）的母企華虹公司（滬：688347）表現尤為突出，股價急升20%並觸及漲停。同業如中芯國際（滬：688981）亦錄得17.8%的顯著升幅，而兆易創新（滬：603986）及寒武紀（滬：688256）則分別上漲10%及9.4%，顯示市場對華為新技術的憧憬。值得留意的是，香港股市當日適逢休市。 華為公司董事兼半導體業務部總裁何庭波透過發表題為《A Time Scaling Theory for Multi-Layer Electronic Systems》的論文，並在公開場合演講時正式闡述「韜（τ）定律」的概念，強調該方案「走得通，走得遠」。他指出，「韜定律」的核心理念是以「時間縮微」取代傳統的「幾何縮微」，旨在透過系統性地降低時間常數（韜τ），結合邏輯折疊（LogicFolding）等創新技術，持續壓縮訊號傳播時延，從而提升晶體管密度，推動半導體與電子系統的持續演進。 據何庭波透露，基於「韜定律」的原理，華為在過去六年已成功設計並量產381款晶片。展望未來，華為計劃在今年秋季發布新的麒麟手機晶片，該款晶片將全面採用邏輯折疊技術，預期能大幅提升相關性能表現，進一步驗證新理論的實用價值。 對於「韜定律」的長期潛力，何庭波預計，到2031年，依託該定律設計的高端晶片，其晶體管密度有望達到與1.4納米製程同等的水平，屆時將具備追趕包括英特爾（美：INTC）等全球行業龍頭的實力。市場消息指，晶圓代工巨擘台積電（台：02330）早前已宣佈，計劃在2028年啟動其1.4納米製程晶片的量產，並將採用荷蘭阿斯麥（ASML）的專用設備進行生產。這使得華為的技術路線與行業領先者的時間表形成對照，引發業界廣泛關注。 業界分析認為，倘若華為能成功大規模生產高性能晶片，這將顛覆業界長期以來普遍存在的一種觀念，即製造頂級晶片必須高度依賴最先進的製程技術及專用設備。此項技術突破不僅可能在中美科技競爭中開闢新局面，亦有望使華為晶片的生產成本低於其競爭對手，從而重塑行業格局。研究機構Omdia指出，儘管目前判斷華為在此方面的具體優勢仍為時尚早，但至少這提供了一條嶄新的思路，彰顯了華為在面對供應鏈挑戰時，積極尋求技術突破的決心。