華為揭「韜定律」擬破摩爾定律瓶頸 劍指2031年1.4納米水平 內地芯片股造好

中國科技巨頭華為公司近日發布一篇論文，介紹一套全新的芯片設計原理——「韜（τ）定律」，聲稱有望突破半導體產業長期面臨的摩爾定律瓶頸。據悉，該定律不再僅依賴縮小電晶體尺寸以提升效能，而是聚焦於壓縮訊號延遲，目標是至2031年開始生產具備1.4納米製程同等水平的高端芯片。 受此消息帶動，內地A股市場芯片相關股份全線急升，多隻龍頭股升幅普遍超過一成。由於香港股市週一休市，港股相關股份未有變動，但A股全日升幅超過1%，主要受惠於芯片板塊的強勁表現。其中，華虹半導體（01347）的母企華虹公司（滬：688347）大升兩成觸及漲停板；中芯國際（滬：688981）亦躍升17.8%；兆易創新（滬：603986）及寒武紀（滬：688256）分別錄得一成及9.4%的升幅。 華為公司董事兼半導體業務部總裁何庭波，發表名為《A Time Scaling Theory for Multi-Layer Electronic Systems》的論文，並在公開場合演講時正式闡述「韜（τ）定律」（Tau Scaling Law），強調該方案「走得通，走得遠」。他指出，「韜定律」提出以「時間縮微」替代傳統的「幾何縮微」路徑，旨在通過邏輯折疊（LogicFolding）等創新技術，系統性地降低時間常數，持續壓縮信號傳播時延，從而提升晶體管密度，實現半導體與電子系統的持續演進。 何庭波進一步透露，基於該定律，華為在過去六年已成功設計並量產381款芯片。今年秋季，華為將發布新的麒麟手機芯片，該款芯片將完整採用邏輯折疊技術，以大幅提升相關性能。他預期，到2031年，基於「韜定律」的高端芯片晶體管密度將可達到1.4納米製程的同等水平，有望追上英特爾（美：INTC）等全球行業龍頭的技術進度。在此之前，台積電（台：02330）曾公佈，計劃於2028年啟動1.4納米製程芯片的量產，屆時將使用荷蘭阿斯麥（ASML）的專用設備。 市場觀察人士認為，若華為能夠大規模生產高階芯片，將可能顛覆業界普遍認為頂級芯片製造必須高度依賴先進製程技術和設備的觀念。這不僅代表中美科技競爭中可能出現新的突破，更可能使華為芯片的生產成本低於其他競爭對手。研究公司Omdia表示，目前尚不確定華為在此方面的優勢是否會特別明顯，但至少提供了一條新的思路，顯示該公司在面對供應鏈挑戰時，積極尋求技術突破口。